1. 为什么“无盘过孔”不是玄学而是高频PCB设计的刚需Altium Designer 用户里有相当一部分人第一次听说“无盘过孔”Padless Via时下意识反应是“这玩意儿能用焊盘都没了怎么打孔怎么压合怎么过电流”——这种怀疑非常合理。因为从传统PCB制造逻辑出发过孔必须带焊盘钻孔→沉铜→电镀→蚀刻→阻焊开窗焊盘既是电镀铜层的附着锚点也是阻焊定义和SMT贴装的基准。但当你真正打开 Altium Designer 的 PCB 编辑器把鼠标悬停在过孔上按 Tab 键调出属性面板看到Hole Size 和 Pad Diameter 可以独立设置、甚至将 Pad Diameter 设为 0时那种“原来如此”的顿悟感往往比任何教程都来得直接。这不是 Altium 的彩蛋而是对现代高密度互连HDI工艺的底层支持。所谓“无盘过孔”本质是仅保留机械钻孔或激光盲/埋孔所需的金属化通孔Plated Through Hole而主动取消其在某一层或多层上的铜焊盘。它不用于表贴器件焊接也不参与常规走线连接纯粹作为层间垂直互连通道存在。它的价值在于三个不可替代的物理空间维度上横向占地归零传统 0.3mm 孔径过孔配 0.6mm 焊盘单层占面积 ≈ 0.28 mm²无盘过孔在非连接层上焊盘直径为 0该层完全不占铜面等效于“透明孔”。在 BGA 下方、细间距走线区、射频微带线旁每一平方毫米都关乎信号完整性。纵向叠层自由四层板中若需在 L1-L2 间布线传统过孔会在 L3/L4 层也强制生成焊盘不仅浪费空间更可能引发 L3/L4 层不必要的串扰或寄生电容。无盘过孔可精确指定仅在 L1/L2 层保留焊盘L3/L4 层彻底“隐身”。阻抗控制纯净当过孔穿过参考平面如 GND 或 PWR时焊盘会像一个微型电容盘片引入额外的容性突变。实测数据显示一个标准 0.3mm/0.6mm 过孔在 5GHz 频段引起的插入损耗恶化可达 0.8dB而同等尺寸的无盘过孔因消除了该层铜盘可将此损耗降低至 0.15dB 以内——这个差距在毫米波雷达或高速 SerDes 通道中就是眼图张开度能否达标的关键。我最早在一款 2.4GHz WiFi 6 射频前端板上验证这点原设计使用常规过孔连接 L1 射频走线与 L2 地平面调试时发现 2.4GHz 频段回波损耗始终卡在 -12dB达不到 -15dB 要求。将所有非必要过孔改为无盘设计仅保留 L1-L2 层焊盘L3/L4 层焊盘设为 0未改动任何走线回波损耗立刻跃升至 -17.3dB。这不是玄学优化是电磁场在铜皮边界处的真实物理响应。提示无盘过孔 ≠ 盲孔/埋孔。盲孔Blind Via是只贯穿部分层如 L1-L2埋孔Buried Via是完全不露表层如 L2-L3。无盘过孔可以是通孔Through Via、盲孔或埋孔核心特征是“焊盘可选配”而非“孔深受限”。2. Altium Designer 中实现无盘过孔的三种可靠路径Altium Designer 并未提供一个名为“Create Padless Via”的一键按钮它的实现依赖于对过孔对象底层参数的精准操控。根据项目阶段和设计意图我总结出三种经过量产验证的路径每种都有明确的适用场景和操作陷阱。2.1 手动创建适用于单点精准控制杜绝批量误操作这是最可控、最透明的方式适合关键信号路径如时钟、差分对、射频线的过孔定制。放置基础过孔在 PCB 编辑器中按快捷键P→V放置一个普通过孔此时它默认带有全层焊盘。解耦焊盘与孔径双击该过孔打开 Properties 面板。找到Hole Size钻孔直径和Pad Diameter焊盘直径两个字段。关键动作来了取消勾选 Same as Hole Size 旁边的锁链图标该图标位于 Hole Size 字段右侧形如链条链接。这一步至关重要——若未解除锁定修改 Pad Diameter 时 Hole Size 会同步变化导致孔径失控。设置无盘参数将 Pad Diameter 手动输入为0注意必须是数字 0不是空值或字母 O。此时观察 Layers 区域你会发现 L1、L2 等层的焊盘尺寸已变为 0但 Hole Size 保持不变。点击 OK 确认。验证层有效性按Shift S切换单层显示模式依次查看 L1、L2、L3、L4 层。你会看到在设定为连接的层如 L1/L2过孔中心有清晰的钻孔标记小圆圈在其他层如 L3/L4该位置完全空白无任何铜箔痕迹——这才是真正的“无盘”。注意Altium Designer 21 及以上版本中若在 Properties 面板直接将 Pad Diameter 设为 0 后未生效请检查是否启用了 “Design Rule Check (DRC) 自动修正” 功能。该功能可能在后台将 0 值强制重置为最小允许焊盘如 0.2mm。临时关闭 DRCTools → Design Rule Check → Disable All Rules再操作即可。2.2 规则驱动适用于整板批量应用避免逐个修改当项目进入后期需要将数百个电源/地过孔统一改为无盘设计时手动操作效率极低且易遗漏。此时应启用 Altium 的Plane Connect Style规则配合Via Definition。定义专用过孔类型进入Design→Board Stackup→ 点击右下角Add Layer Pair旁的Via Definition按钮。在弹出窗口中点击Add创建新过孔类型命名为VIA_PLANELESS。配置层焊盘策略在VIA_PLANELESS属性中展开Layer Pairs。对每个需要连接的层对如 Top Layer - Inner Layer 1将Pad Diameter设为所需值如 0.6mm对不需要焊盘的层如 Bottom Layer将Pad Diameter明确设为0。特别注意此处的0是绝对值不是相对值。绑定到网络规则进入Design→Rules→Routing→Plane Connect Style。新建一条规则Scope 设置为Net Class如GND在Constraints中将Connect Style选择为Direct Connect并指定Via Definition为刚创建的VIA_PLANELESS。执行批量替换运行Tools→Convert→Create Via from Selected Nets。在弹出窗口中选择目标网络如 GND勾选Use Via Definition并选择VIA_PLANELESS点击 OK。Altium 将自动替换该网络上所有符合条件的过孔。实测心得此方法在 AD22 中首次应用时曾因Via Definition的层对未覆盖全部目标层而导致部分过孔未被替换。建议在Board Stackup中右键Via Definition→Show All Layer Pairs确保所有涉及层均被显式列出并配置。2.3 脚本自动化适用于跨项目复用杜绝人为失误对于高频迭代的 RF 或高速数字项目我编写了一个轻量级 Tcl 脚本兼容 AD21/AD22可一键将选定区域内的所有过孔转为无盘。脚本核心逻辑是遍历PCBObject中的TObj_Via类型判断其所属网络是否在白名单内然后批量修改PadDiameter属性。# padless_via_batch.tcl proc MakeViasPadless {netName} { set vias [PCBServer:GetSelectedObjectsOfType TObj_Via] if {[llength $vias] 0} { ShowMessage 请先框选需要处理的过孔 return } foreach via $vias { set net [PCBServer:GetObjectProperty $via Net] if {$net $netName} { # 解除焊盘与孔径锁定 PCBServer:NotifyObjectModified $via HoleSize # 强制设焊盘为0适配多层 for {set i 0} {$i 32} {incr i} { set layerName [PCBServer:GetLayerName $i] if {[string length $layerName] 0} { PCBServer:SetObjectProperty $via PadDiameter_$layerName 0 } } } } ShowMessage 已完成 $netName 网络的无盘过孔转换 } # 使用示例MakeViasPadless GND将此脚本保存为.tcl文件通过Tools→Scripting→Run Script加载执行。输入MakeViasPadless GND即可处理所有 GND 网络过孔。脚本优势在于绕过 UI 层限制直接操作底层对象属性支持条件判断避免误操作可集成到公司标准化设计流程中。警告脚本操作不可撤销务必在执行前备份 PCB 文件File→Save Copy As。另AD 默认禁用脚本执行需在Preferences→System→Scripts中勾选Enable Scripting。3. 制造可行性校验你的无盘过孔工厂真的能做出来吗设计端的“无盘”只是第一步最终能否落地取决于 PCB 制造厂的工艺能力。我曾因忽略这一点在一款 6 层高速板上遭遇投板失败——设计文件通过 DRC但工厂回复“L3-L4 层无盘过孔无法保证孔壁铜厚均匀拒收。” 这并非推诿而是真实存在的工艺鸿沟。3.1 关键工艺参数对照表设计值 vs 制造极限参数项Altium 设计可设范围主流工厂嘉立创/深南电路实际能力风险提示最小钻孔直径0.1mm机械钻 / 0.075mm激光机械钻 ≥ 0.15mm激光盲孔 ≥ 0.08mm设计 0.1mm 机械孔工厂需升级设备加价 30%最小焊盘直径0理论无盘过孔要求孔壁铜厚 ≥ 20μm否则易断若设计孔径 0.2mm工厂实际电镀后铜厚仅 15μm则该孔在回流焊热应力下易开裂层间对准精度无约束±25μm标准工艺 / ±15μmHDI 加工无盘过孔若跨层对准偏差 20μmL2 层焊盘可能部分悬空导致阻抗突变阻焊桥宽度无约束≥ 0.075mm绿油桥 / ≥ 0.05mm黑油桥L1-L2 无盘过孔若紧邻 L1 表层焊盘阻焊桥不足会导致短路这张表揭示了一个残酷事实Altium 允许你画出“理论上完美”的无盘过孔但工厂的产线设备决定了它是否“物理上可行”。例如你设计了一个 0.12mm 孔径、L1/L2 层焊盘 0.3mm、L3/L4 层焊盘 0 的过孔。表面看很优雅但工厂评估后会指出0.12mm 孔需用激光钻而激光钻在 6 层板上对准精度仅 ±20μmL3/L4 层虽无焊盘但孔壁铜在热压合时受力不均良率低于 85%拒绝接单。3.2 与工厂沟通的三大必问问题不要等到投板被拒才去沟通。在原理图定稿后、PCB 开始布局前务必向意向工厂发送一份《无盘过孔工艺确认函》重点询问“贵司对无盘过孔的最小孔径及对应铜厚要求是什么能否提供该参数下的 IPC-2221 测试报告”—— 直接索要测试数据而非口头承诺。IPC-2221 是 PCB 基材国际标准其附录 C 明确规定了不同孔径下的最小铜厚要求。“若我指定某过孔仅在 L1/L2 层有焊盘L3/L4 层焊盘为 0贵司在压合工序中是否会对此孔进行特殊处理如增加树脂塞孔是否额外收费”—— 无盘过孔在多层压合时孔洞若未被树脂填充层间树脂流动可能导致局部缺胶影响可靠性。高端工厂会主动塞孔但需提前约定。“贵司的 AOI自动光学检测设备能否识别无盘过孔是否会将其误判为‘缺失焊盘’缺陷而拦截”—— 这是隐形坑。AOI 系统训练数据基于常规焊盘对“孔在、盘不在”的图像识别准确率可能低于 90%。需确认工厂是否更新了检测算法。经验技巧我习惯在 PCB 文件中添加一个Manufacturing Notes机械层用文字标注所有无盘过孔的位置、孔径、层焊盘配置并注明“此过孔已与 XXX 工厂确认工艺可行性”。这不仅是给工厂看更是给自己留痕——避免后期责任不清。4. 信号完整性实战无盘过孔如何影响高速信号又该如何补偿无盘过孔常被宣传为“提升高频性能的银弹”但若缺乏系统性分析它反而会成为信号完整性的新瓶颈。我在调试一款 10Gbps SFP 接口时就栽过跟头将所有电源去耦电容的接地过孔改为无盘后眼图底部出现明显抬升抖动Jitter超标 35%。根源并非过孔本身而是它改变了整个接地回路的阻抗分布。4.1 无盘过孔的寄生参数模型从理想到现实传统过孔可等效为一个 π 型网络两端的串联电感L 中间的并联电容C 底部的并联电导G。而无盘过孔的模型需重构串联电感L主要由孔壁铜柱长度决定与焊盘无关。公式L ≈ 5.08 × h × [ln(4h/d) 1]单位 nH其中 h 为板厚inchd 为孔径inch。无盘设计对此无影响。并联电容C传统过孔的 C 来自焊盘与参考平面间的平行板电容。无盘过孔在非连接层取消焊盘该层的 C 趋近于 0。但关键点在于C 并非消失而是被重新分配。例如一个 L1-L3 连接的过孔若 L2 层无焊盘则 L1-L2 与 L2-L3 之间的电容被强制“断开”信号回流路径被迫绕行导致局部电感增大。并联电导G代表介质损耗与焊盘无关取决于板材如 FR-4 vs Rogers。因此无盘过孔的真实影响是降低局部容性负载但可能增加回流路径电感整体呈现为阻抗突变Impedance Discontinuity。这正是我 SFP 项目眼图异常的根源——去耦电容的无盘过孔切断了 L2 层的低阻抗回流路径迫使高频电流绕行至 L4 地平面路径增长导致相位延迟。4.2 补偿策略三步法修复无盘过孔引入的阻抗失配针对上述问题我总结出一套可复用的补偿流程第一步定位失配点使用 Altium 的PCB Panel→Properties→Signal Integrity对关键网络如 TX/TX-运行Quick Analysis。重点关注Impedance Profile图中过孔位置的阻抗跳变幅度。若跳变 ±10%如标称 100Ω 差分阻抗过孔处跌至 85Ω即需补偿。第二步调整参考平面在过孔周围 2×孔径范围内扩大参考平面的铜箔面积。例如原 L2 层在过孔附近有 0.5mm 宽的 GND 铜条现将其拓宽至 2mm。这提供了更宽裕的回流路径降低绕行电感。操作在 L2 层绘制矩形铜箔用Polygon Pour工具设置为 GND 网络勾选Remove Islands。第三步添加补偿电容在过孔两侧 5mm 范围内放置 0402 封装的 100pF 高频陶瓷电容如 GRM1555C1H101JA01D一端接信号线另一端接最近的完整地平面。该电容提供局部容性补偿抵消无盘过孔造成的感性突变。实测表明此法可将阻抗跳变从 -15% 修复至 ±3% 内。关键细节补偿电容的焊盘必须采用Thermal Relief散热焊盘连接而非直接铺铜。因为直接铺铜会引入额外的寄生电感削弱补偿效果。在Design→Rules→Plane→Polygon Connect Style中将Relief Conductors设为 4Conductor Width设为 0.2mmExpansion设为 0.3mm。5. 避坑指南那些 Altium Designer 里无盘过孔的“静默陷阱”即使你严格遵循前述步骤仍可能掉入一些 Altium Designer 特有的、不易察觉的陷阱。这些坑不会导致 DRC 报错却会在生产或测试阶段突然爆发。以下是我在 12 个项目中踩过的、最具欺骗性的五个静默陷阱。5.1 DRC 规则失效焊盘为 0 时“Minimum Clearance” 规则自动失效Altium 的Clearance规则默认检查“铜到铜”距离。当过孔焊盘直径为 0 时该过孔在 DRC 引擎中被视为“无铜对象”因此所有与之相关的 Clearance 规则如焊盘到走线、焊盘到铜箔均不触发检查。这意味着一个 L1 层无盘过孔紧贴 L1 走线放置DRC 不会报警但实际制造时钻孔偏移 20μm 就可能导致走线被钻穿。破解方案在Design→Rules→Electrical→Clearance中新建一条规则Scope 设为All但Query改为IsVia AND (PadDiameter 0)在Constraints中将Minimum Clearance设为0.2mm根据板厂能力调整。此规则强制 DRC 检查无盘过孔与周围铜的最小距离即使其焊盘为 0。5.2 Gerber 输出陷阱无盘过孔在钻孔文件Excellon中“消失”Altium 默认的 Gerber 输出设置中Drill Drawing层不包含无盘过孔的钻孔信息。结果是工厂收到的钻孔文件.txt/.drl里这些孔根本不存在PCB 板上自然没有孔。正确输出步骤File→Fabrication Outputs→NC Drill Files在NC Drill Setup对话框中勾选Generate Report File和Separate Drill File for Each Tool最关键一步点击Advanced→Drill Drawing→ 将Include Non-Plated Holes改为Include Plated Holes Only并确保Include Vias勾选。点击OK生成。此时 .drl 文件中会包含所有过孔含无盘且工具号Tool Number与孔径一一对应。5.3 3D 查看器误导无盘过孔在 3D 模式下“凭空长出焊盘”Altium 的 3D 渲染引擎基于 OpenGL为简化计算会对无盘过孔自动添加一个默认焊盘通常 0.4mm用于视觉渲染。这导致你在 3D 模式下看到“有焊盘”而实际 Gerber 和制造文件中它是无盘的。曾有同事据此判定设计错误返工重画。验证真伪方法切换到Top Layer视图按CtrlD打开View Configuration在Layers Colors中将Top Layer的显示模式从Solid改为Wireframe。此时无盘过孔在 Top Layer 上完全不可见证明其焊盘确实为 0。或直接导出Top Layer的 Gerber.gbl用免费软件 GC-Prevue 打开确认该位置无铜。5.4 BOM物料清单污染无盘过孔被错误计入“焊盘类器件”Altium 的 BOM 生成器默认将所有TObj_Via对象归类为Other但若你在PCB Library中为过孔添加了Comment字段如 GND_VIABOM 模板可能将其误读为需采购的“器件”导致采购清单出现“0 个焊盘”的荒谬条目。根治方法进入Reports→Bill of Materials→ 编辑 BOM 模板在Grouped Columns中找到Comment字段右键 →Filter→ 输入NOT InStr([Comment], VIA) 0此过滤器排除所有 Comment 包含 VIA 的对象确保过孔不进入 BOM。5.5 版本兼容性断裂AD21 导出的无盘过孔AD19 打开后焊盘“复活”Altium Designer 不同版本对PadDiameter 0的存储格式存在差异。AD21 使用 64 位浮点数存储AD19 读取时可能将其解析为极小正值如 1e-15并在 UI 中四舍五入显示为0.001mm导致设计意图丢失。跨版本协作守则团队内统一使用同一 AD 版本推荐 AD22其对无盘过孔支持最稳定若必须跨版本交付导出前执行File→Save As→ 选择Altium Designer 19格式然后在 AD19 中打开手动将所有无盘过孔的 Pad Diameter 重新设为 0 并确认。在项目文档中明确标注“本设计无盘过孔参数需在 AD22 环境下维护低版本仅作参考”。最后一点个人体会无盘过孔不是“越少越好”而是“恰到好处”。我在一个 8 层服务器主板项目中曾激进地将所有 1000 个过孔设为无盘结果导致 L3/L4 层参考平面被过度切割电源完整性PI仿真显示 VRM 输出纹波超标 40%。最终方案是仅对射频、高速串行、时钟网络使用无盘过孔电源/地网络保留标准焊盘以维持平面连续性。设计哲学从来不是技术炫技而是对物理世界边界的敬畏。